Đặc điểm | Mô tả | ||||
Kiến trúc tập lệnh | Tập lệnh RISC-V 32-bit IMAC(F)(B)_Zicsr_Zifencei_Zicbom mang đến khả năng linh hoạt cao trong việc xử lý dữ liệu và điều khiển hệ thống, đồng thời hỗ trợ các chức năng nâng cao như truy cập bộ nhớ vật lý có thể lập trình. ti le cuoc | ||||
Chế độ | Chế độ máy (Machine-mode), chế độ người dùng (User-mode) | ||||
An ninh |
Hỗ trợ Smepmp; có thể chọn 0-16 vùng bảo vệ bộ nhớ vật lý (PMP)
Hỗ trợ kiểm tra PPMA (Chế độ bộ nhớ vật lý có thể lập trình), giúp đảm bảo an toàn và hiệu quả trong việc quản lý tài nguyên bộ nhớ. Có thể lựa chọn giải pháp môi trường thực thi đáng tin cậy (TEE) ESWIN, cùng với khả năng bảo vệ vùng bộ nhớ vật lý (PMP) với tối đa 64 khu vực, phục vụ cho các ứng dụng yêu cầu bảo mật cao. so keo |
||||
Đường ống | Bộ xử lý có 3 cấp độ luồng | ||||
Bộ nhớ trong của bộ xử lý | TIM0 và TIM1, kích thước có thể cài đặt (0KB-128MB), ECC có thể chọn | ||||
Bộ đệm lệnh L1 (L1 I$) | Kích thước có thể cấu hình (4KB-128KB), có thể chọn Parity/ECC | ||||
Bộ đệm dữ liệu L1 (L1 D$) | Kích thước có thể cấu hình (4KB-128KB), có thể chọn Parity/ECC | ||||
Ngắt | Bộ điều khiển ngắt CLIC, hỗ trợ lên đến 112 yêu cầu ngắt, hỗ trợ ngắt không thể bị vô hiệu hóa (NMI) | ||||
Gỡ lỗi | Module gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG | ||||
Giao diện tổng thể |
1. Giao diện bộ nhớ đệm lệnh (ICache Port): Giao diện chủ 32 bit AHB/AXI
2. Giao diện bộ nhớ đệm dữ liệu (DCache Port): Giao diện chủ 32 bit AHB/AXI Giao diện bộ nhớ lệnh và giao diện bộ nhớ dữ liệu có thể kết hợp thành một cổng hệ thống (System Port) duy nhất, sử dụng giao diện chủ 32-bit AHB/AXI để tăng tính linh hoạt và hiệu suất. 4. Giao diện thiết bị ngoại vi (Peripheral Port): Giao diện chủ 32 bit AHB Cổng trước (Front port): Giao diện từ 32-bit AHB, được sử dụng để truy cập từ bên ngoài vào TIM, hỗ trợ truyền thông tin nhanh và ổn định. |
||||
CoreMark(CoreMarks/MHz) | 4.45 | ||||
Dhrystone-Legla(DMIPS/MHz) | 1.72 |